Laporan Akhir 1 Modul 2

 

Laporan Akhir 1 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian

4. Prinsip Kerja

5. Video Percobaan

6. Analisis

7. Download

1. Jurnal[Kembali]

2. Alat dan bahan[Kembali]

2.1 Alat saat pratikum

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D 

c.Panel DL 2203C 

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2.2 Bahan (proteus)

a. IC 74Ls112(JK filp flop)

Gambar 3. IC 74LS112

b.  IC 7474 (D Flip Flop)

Gambar 4. IC 7474

c. Power DC

Gambar 5. Power DC

d. Switch (SW-SPDT)

Gambar 6. Switch

e. Logicprobe atau LED

Gambar 7. Logic Probe

3. Rangkaian Simulasi[Kembali]

     Pada Proteus 

4. Prinsip Kerja[Kembali]

Pada rangkaian percobaan 1 ini, digunakan jenis IC 74LS112 dan IC 7474. Pada IC 74LS112, kaki R (reset) dihubungkan ke B0 dengan inputan 1, kaki S (set) dihubungkan ke B1 dengan inputan 1, kemudian untuk kaki J dihubungkan ke B2 dengan inputan 0, kaki clk dihubungkan ke B3 dengan inputan 1, dan kaki K dihubungkan ke B4 dengan inputan B4. Untuk outputnya sendiri adalah Q  yang dihubungkan ke H7 dan Q' yang merupakan komplemen dari Q dan dihubungkan ke H6. Sedangkan pada IC 7474, kaki D dihubungkan ke B5 dengan inputan 0 dan kaki clk dihubungkan ke B6 dengan inputan 1. Untuk outputnya sendiri adalah Q yang dihubungkan ke H4 dengan input 0 dan Q' yang dihubungkan ke H3. Apabila rangkaian dijalankan maka untuk hasil outputnya sendiri adalah bernilai 0 untuk Q dan 1 untuk Q'. Hal ini disebabkan karena clk bersifat active low, dimana ia akan aktif saat berlogika 0. Sedangkan pada rangkaian ini, clk nya diberi masukan 1 sehingga clknya tidak aktif dan menghasilkan keluaran berupa 0.

Pada percobaan ini, juga divariasikan beberapa kondisi. Adapun kondisi-kondisi tersebut adalah:

kondisi 1

Saat B0=0, B1=1, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop  dimana Q=0 dan Q'=1.

kondisi 2

Saat B0=1, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output pada J-K Flip Flop 1 dan pada D Flip Flop juga 1. Ini dikarenakan pada rangkaian ini dia aktif low, dan diberi inputan berupa 0, maka akan membuat rangkaiannnya mengeluarkan output sebesar 1

kondisi 3

Saat B0=0, B1=0, B2=don't care, B3=don't care, B4=don't care, B5=don't care, dan B6=don't care, maka dihasilkan output yang sama pada J-K Flip Flop dan D Flip Flop  dimana Q=1 dan Q'=1. Kondisi ini dinamakan kondisi terlarang, karena Q dan Q' memiliki nilai yang sama yaitu 1. Seharusnya untuk nilai Q dan Q' itu berlawnana satu sama lain, tetapi pada kali ini, dia memiliki nilai yang sama(kondisi terlarang)

kondisi 4

Saat B0=1, B1=1, B2=0, B3=toggle, B4=0, B5=0, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.

kondisi 5

Saat B0=1, B1=1, B2=0, B3=toggle, B4=1, B5=1, dan B6=⇨, maka dihasilkan output pada J-K Flip Flop adalah Q=0 dan Q'=1, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1.

kondisi 6

Saat B0=1, B1=1, B2=1, B3=toggle, B4=0, B5=don't care, dan B6=0, maka dihasilkan output pada J-K Flip Flop adalah Q=1 dan Q'=0, sedangkan pada D Flip Flop nilai yang diperoleh adalah  Q=0 dan Q'=1

kondisi 7

Saat B0=1, B1=1, B2=1, B3=toggle, B4=1, B5 dan B6 diputus, maka dihasilkan output adalah toggle, dimana ia berlawanan dengan ouput sebelumnya. Dimana sebelumnya outputnya adalah Q=1 dan Q'=0. Tetapi setelah dia bersifat toggle, maka untuk outputnya yang dihasilka adalah Q=0 dan Q'=1.

5. Video Praktikum[Kembali]

6. Analisa[Kembali]

1. Bagaimana jika B0 dan B1 sama-sama diberikan logika 0 apa yang terjadi pada rangkaian?

 jawab :

apabila B0 dan B1 sama-sama diberikan logika 0 pada rangkaian akan menghasilkan output Q = 1 dan Q' = 1.  hal ini terjadi karena pada B0 dan B1 rangkaiannya bersifat aktif Low di mana sinyal akan aktif ketika berlogika 0 . berdasarkan pada  percobaan didapatkan bahwa outputnya yaitu Q = 1 dan Q'= 1 kondisi ini merupakan kondisi terlarang karena Q aksen harus berlawanan dengan Q

2. Bagaimana ka B3 diputuskan /hdak dihubungkan pada rangkain apa yang terjadi pada rangkain? 

Jawab:

Jika B3 diputuskan maka yang paling berpengaruh adalah Jk flip flop, karena B3 terhubung dengan clock di JK fupplop Dan yang terjadi pada rangkain adalalah jk fupFlop masih mengeluarkan output, tetapi jika input j dan k divariasikan tidak akan mengalami perubahan, karena clock tidak terhubung. Fungsi clock pada jk flip Flop dalalah untuk mengendalikan  sehap keluaran dan jk Fupflop Dan untuk D flipflop tidak terjadi perubahan, karena tidak ada input yang diputuskan. Tetapi, nilai JK  flipFlop bergantung pada nilai set dan reset sesuai dengan sifat inputnya yaitu active low sehingga jika Input - 0 maka Output = 1 dan jika input = 1 mapa output=o. Dan untuk D-flip lop sendiri tidak berpengaruh karena clocknya masih ada.

3.  Bagaimana pengaruh pin R S pada JK dan D flip-flop! 

Jawab:

pengaruh dari pin R dan S pada masing-masing flip-flop:

1. JK (J-K) Flip-Flop:

   • Ketika J = 0 dan K = 0, flip-flop mempertahankan keadaan saat ini (keadaan terkunci).
   • Ketika J = 0 dan K = 1, flip-flop direset ke keadaan nol.
   • Ketika J = 1 dan K = 0, flip-flop diatur ke keadaan satu.
   • Ketika J = 1 dan K = 1, flip-flop akan bergantung pada keadaan sebelumnya. Jika sebelumnya adalah 0, flip-flop akan diatur menjadi 1, dan jika sebelumnya adalah 1, flip-flop akan direset menjadi 0.
   • R dan S dalam JK flip-flop adalah pemetaan langsung dari J dan K:
     • Ketika R = 0 dan S = 0, flip-flop mempertahankan keadaan saat ini.
     • Ketika R = 0 dan S = 1, flip-flop direset ke keadaan nol.
     • Ketika R = 1 dan S = 0, flip-flop diatur ke keadaan satu.
     • Ketika R = 1 dan S = 1, flip-flop akan bergantung pada keadaan sebelumnya seperti pada masukan J-K.

2. D Flip-Flop:

   • Ketika D = 0, flip-flop direset ke keadaan nol.
   • Ketika D = 1, flip-flop diatur ke keadaan satu.
   • R dan S dalam D flip-flop dapat dilihat sebagai:
     • Ketika R = 0 dan S = 0, flip-flop mempertahankan keadaan saat ini.
     • Ketika R = 0 dan S = 1, flip-flop direset ke keadaan nol.
     • Ketika R = 1 dan S = 0, flip-flop diatur ke keadaan satu.
     • Ketika R = 1 dan S = 1, perilaku flip-flop tidak ditentukan dan dapat menyebabkan keadaan tak terduga (tidak disarankan).

7. Download[Kembali]

HTML klik disini

Rangkaian klik disini

Video Proteous klik disini

Video De Lorenzo klik disini

Link datasheeet IC 74LS112  klik disini

Link datasheet IC 7474 klik disini

Link datasheet switch klik disini

Link datasheet LED klik disini