Modul 4: Laporan Akhir 2

Modul 4: Laporan Akhir 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1.Module D'Lorenzo :

2.      IC 74LS47

IC ini adalah sebagai Dekoder BCD ke seven segment digunakan untuk menerima masukan BCD 4-bit dan memberikan keluaran yang melewatkan arus melalui segmen untuk menampilkan angka desimal. Jenis dekoder BCD ke seven segmentdekoder yang berfungsi untuk menyalakan seven segment mode common anoda dan dekoder yang berfungsi untuk menyalakan seven segment mode common katoda. Ada dua macam yaitu IC 74LS47 merupakan dekoder BCD ke seven segment yang berfungsi untuk menyalakan sevent segment mode common

3. 7 Segment Common Anoda

Seven Segment Display memiliki 7 Segmen dimana setiap segmen dikendalikan secara ON dan OFF untuk menampilkan angka yang diinginkan. Angka-angka dari 0 (nol) sampai 9 (Sembilan) dapat ditampilkan dengan menggunakan beberapa kombinasi Segmen. Selain 0 – 9, Seven Segment Display juga dapat menampilkan Huruf Hexadecimal dari A sampai F. Segmen atau elemen-elemen pada Seven Segment Display diatur menjadi bentuk angka “8” yang agak miring ke kanan dengan tujuan untuk mempermudah pembacaannya. Pada beberapa jenis Seven Segment Display, terdapat juga penambahan “titik” yang menunjukan angka koma decimal.  Terdapat beberapa jenis Seven Segment Display, diantaranya adalah Incandescent bulbs, Fluorescent lamps (FL), Liquid Crystal Display (LCD) dan Light Emitting Diode (LED)

4. Jumper

3. Rangkaian Simulasi [Kembali]

                             

4. Prinsip Kerja Rangkaian [Kembali]

pada percoban 2 ini dengan menggunakan ic 74LS47 maka untuk tampilan 

• Angka nol maka input diberikan adalah B0= 1, B1=1, B2=1, B3=0, B4=0, B5=0, B6=0
• Angka 1 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=1, B4=0, B5=0, B6=0
• Angka 2 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=0, B4=1, B5=0, B6=0
• Angka 3 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=1, B4=1, B5=0, B6=0
• Angka 4 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=0, B4=0, B5=1, B6=0
• Angka 5 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=1, B4=0, B5=1, B6=0
• Angka 6 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=0, B4=1, B5=1, B6=0
• Angka 7 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=1, B4=1, B5=1, B6=0
• Angka 8 maka input diberikan adalah B0= 1, B1=1, B2=1, B3=0, B4=0, B5=0, B6=1

berdasrkan dari percobaan diatas maka Prinsip kerja dari rangkaian percobaan 2 yaitu rangkaian menggunakan kinerja dari BCD decoder(ic74ls47) sebagai pengolah data input dari output encoder yang diterima, yang di mana BCD decoder menerima masukan encoding 4 bit, lalu BCD decoder akan mengolah data input encoding dengan perintah trigger aktif pada input LT, RBO, dan RBI berlogika 1, sehingga BCD decoder to Seven segment akan mengolah data input encoding 4bit terhadap keluaran output BCD decoder, dimana sesuai pengaturan input encoding terhadap input LSB dan MSB decoder, maka akan diperoleh output keluaran BCD decoder sesuai input 4bit yang diproses, lalu diumpankan ke Seven Segment, sehingga seven segment akan menampilkan display angka desimal sesuai segmen yang diaktifkan pada output BCD decoder yang diumpankan ke Seven Segment Com-Anoda dimana Seven Segment ini berupa aktif power memiliki 7 elemen segmen yang akan aktif sesuai perolehan data input dari umpan output a-g dari BCD decoder.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Analisa pengaruh Lt, RBO, dan RB1

• Pengaruh Lt dari BCD decoder ke seven segmen yaitu LT berfungsi sebagai set LED Display pada seven segment.Input LT aktif low maka saat LT diberikan input logika 0 maka output yang dihasilkan dari a-g adalah bertogika 0 selanjutnya  output tersebut diumpankan ke Seven segment akan diperoleh output angka 8 yang menandakan display seven segmen aktif semua LED nya. Untuk mendapatkan hasil pada shift register maka Input yang diberikan pada LT hanya kita set pada Logika 1.

• Pengaruh RBO. RBO berfungsi sebagai mematikan keluaran Ic decoder karna input RBO aktif low, maka saat RBO diinputkan logika nol, maka output BCD decoder akan OFF sehingga Seven segmen juga akan off atau mati. maka Percobaan 2 untuk mendapatkan shift register maka Input RBO diberikan logika 1 

• Pengaruh RBI. Pada pengaruh Input RBI yaitu sama dengan RBO yaitu mematikan keluaran IC decoder. namun karena kinerja diambil alih oleh Input RBO dimana input RBO = BI. maka Input RBI dapat diabaikan pada proses pencacahan angka seven segment terhadap pengaruh ic decoder

2 . Analisa pengaruh BCD decoder to seven segmen pada rangkaian!

Pengaruh BCD decoder to seven segmen pada rangkain. adalah pada Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga seven segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. jadi pengaruh BCD decoder yaitu sebagai Pengolah data input dari output encoder yang diterima. Dimana BCD decoder sebagai penerima masukan encoding 4 bit, lalu BCD decoder akan mengolah data Input dengan Perintah trigger aktif pada Input LT, RBO dan RBI berlogika 1 sehingga BCD decoder to seven segmen akan mengolah data Input encoding 4 bit terhadap keluaran output BCD decoder, dimana sesuai dengan pengaturan input encoding terhadap LSB dan MSB decoder maka perolehan output keluaran BCD decoder sesuai 4 Bit yang diproses lalu akan diumpankan ke seven segmet Sehingga pada Seven segmen akan menampilkan display angka desimal sesuai segmen yang diaktifkan pada ourput BCD decoder yang diumpankan ke seven segment.

7. Link Download [Kembali]

HTML klik disini

Rangkaian klik disini 

Video klik disini

Link datasheet  7474 klik disini

link datasheet switch klik disini

Link Download Datasheet 74LS47 klik disini

Link Download Datasheet Seven Segment klik disini

 

Modul 4: Laporan Akhir 1

 

Modul 4: Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1.Module D'Lorenzo :

     

 2.IC J-K Flip Flop.

Tabel Kebenaran J-K Flip Flop

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.

3. Power Supply

                                                    

4. Jumper

5. probe

6. switch

3. Rangkaian Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

prinsip kerja pada rangkaian ini adalah

• Pada kondisi 1 ini switch B3-B6 terhubung pada aktif low atau Saat berlogika 0. selanjutnya Input Bo dan B₂ berlogika 1 atau aktif high, input B1  dont care. berdasarkan inputan - Inputan  dengan memasukan data pada B1 maka pada outputnya mengalami pergeseran dimana output pertama menjadi masukan di jk flipklop kedua dan seterusnya begitu.  output yang dihubungkan ke H7, H6, HS, H4 hidup secara bergantian jadi pada kondisi 1 ini menpakan kondisi siso Karna Pada register SISO Jalur masuk data berjumlah salu dan jalur keluaran juga berjumlah satu. pada register Siso ini juga data mengalami pergeseran hal ini sesuai dengan percobaan yang telan dilakukan dimana flipflop pertama menerima masukan dari input, sedangkan Flipflop kedua menerima masuikan dari flipflop pertama dan seterusnya dapat dibuktikan dengan output yang didapatkan hidup secara bergantian.

• Kondisi 2, Input B3-B6 diberikan aktif low atau berlogika 0, lalu B1 dont care, B0 diberikan aktif high atau berlogika 1 dan B2= panah. Berdasarkan data inputan tersebut, dengan memasukan data satu per satu. maka output yang didapatkan Keluar secara serempak maka kondisi tersebut merupakan SIPO karna pada register SIPO mempunyai satu saluran masukan saluran keruaran sejumlah Flip-flop yang menyusunnya. Pada register SIPO ini data yang masuk satu per satu atau secara serial dan dikeluarkan secara serentak (secara Paralel). 
• Pada kondisi 3 ini diberikan inputan dengan B3-B6 nya dont care, selanjutnya B1 diberikan Inputan Aktif low dan B0 dan B2 Aktif high. kondisi ini merupakan kondisi PISO karena pada percobaan didapatkan dengan memasukkan data secara serentak dan output yang keluar satu per satu. Hal ini sesuai dengan teori register PISO dimana pada register PISO, mempunyai jalur masuk kan sejumlah flipflop yang menyusunnya dan hanya mempunyai satu jalur keluaran. Dan juga pada register. PISO ini data yang dimasukkan dalam register secara secara serentak dan data yang dikeluarkan serial. 
• Pada kondisi 4 ini diberikan masukan B3-B6 = X, kemudian Bo aktif high, lalu B1 dan B₂ berlogika aktip low. B kondisi ini merupakan kondisi pipo karna saat  data dimasukan serentakdan output yang didapatkan juga serentak. hali ini sesuai dengan jumlah flipflop yang menyusunnya dimana pada jenis PIPO ini data masuk dan keluar secara serentak

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

1. Analisa output yang dihasilkan tiap-tiap kondisi

• kondisi 1
  
  Pada kondisi ini switch B3-B6 terhubung pada aktif low atau Saat berlogika 0. selanjutnya Input Bo dan B₂ berlogika 1 atau aktif high, input B1  dont care. berdasarkan inputan - Inputan yang diberikan saat dilakukan percobaan dengan memasukan data pada B1 maka pada outputnya mengalami pergeseran dimana output pertama menjadi masukan di jk flipklop kedua dan seterusnya begitu.  output yang dihubungkan ke H7, H6, HS, H4 hidup secara bergantian dari penjelasan dan percobaan yang telah dilakukan dapat disimpulkan bahwa kondisi 1 ini menpakan kondisi siso Karna Pada register SISO Jalur masuk data berjumlah salu dan jalur keluaran juga berjumlah satu. pada register Siso ini juga data mengalami pergeseran hal ini sesuai dengan percobaan yang telan dilakukan dimana flipflop pertama menerima masukan dari input, sedangkan Flipflop kedua menerima masuikan dari flipflop pertama dan seterusnya dapat dibuktikan dengan output yang didapatkan hidup secara bergantian.

• Kondisi 2
  
  Input B3-B6 diberikan aktif low atau berlogika 0, lalu B1 dont care, B0 diberikan aktif high atau berlogika 1 dan B2= panah. Berdasarkan data inputan tersebut, saat dilakukan percobaan saat Pratikum dengan memasukan data satu per satu. maka output yang didapatkan. Keluar secara serempak berdasarkan hasil dari percobaan yang dilakukan dapat disimpulkan bahwa kondisi tersebut merupakan SIPO karna pada register SIPO mempunyai satu saluran masukan saluran keruaran sejumlah Flip-flop yang menyusunnya. Pada register SIPO ini data yang masuk satu per satu atau secara serial dan dikeluarkan secara serentak (secara Paralel). Hal ini sama dengan yang didapatkan dengan percobaan.
• Kondisi 3
  
  Pada kondisi 3 ini diberikan inputan dengan B3-B6 nya dont care, selanjutnya B1 diberikan Inputan Aktif low dan B0 dan B2 Aktif high. Berdasarkan percobaan yang telah dilakukan kondisi ini merupakan kondisi PISO karena pada percobaan didapatkan dengan memasukkan data secara serentak dan output yang keluar satu per satu. Hal ini sesuai dengan teori register PISO dimana pada register PISO, mempunyai jalur masuk kan sejumlah flipflop yang menyusunnya dan hanya mempunyai satu jalur keluaran. Dan juga pada register. PISO ini data yang dimasukkan dalam register secara secara serentak dan data yang dikeluarkan serial. Jadi percobaan dan teori piso ini sama atau sesuai
• Kondisi 4.
  
  Pada kondisi 4 ini diberikan masukan B3-B6 = X, kemudian Bo aktif high, lalu B1 dan B₂ berlogika aktip low. Berdasarkan percobaan yang dilakukan kondisi ini merupakan kondisi pipo karna saat pratikum data dimasukan serentakdan output yang didapatkan juga serentak. hali ini sesuai dengan jumlah flipflop yang menyusunnya dimana pada jenis PIPO ini data masuk dan keluar secara serentak

2. Jika gerbang And pada rangkaian dihapus sumber clock langsung dihungkan ke flipflop, bandingkan output yang didapatkan !

jika gerbang AND dihapus, sumber cock dihubungkan langsung ke Flip flop maka output yang dihasilkan tidak mengalami pergeseran. Outputnya tetap, sesuai dengan input yang dimasukkan. Dengan demikian dapat disimpulkan bahwa jika gerbang AND tidak ada, maka rangkaian selalu bersifat SIPO. Tetapi, jika terdapat gerbang AND, maka dapat ditentukan apakah nantinya shift register bersifat SISO, SIPO, PISO, atou PIPO. Jadi dapat disimpulkan bahwasannya jika gerbang AND dihapus, maka Outputnya tidak mengalami pergeseran sehingga data didapatkan kurang akurat

7. Link Download [Kembali]

HTML klik disini

Rangkaian klik disini 

Video klik disini

lLink datasheet  7474 klik disini

link datasheet switch klik disini

Link Download Datasheet 74LS47 klik disini

Link Download Datasheet Seven Segment klik disini

Modul 4: Tugas Pendahuluan 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Ubahlah output menjadi seven segment menjadi common katoda

2. Gambar Rangkaian Simulasi [Kembali]

                                 

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Percobaan ini menggunakan IC 74192 yang berfungsi sebagai counter yang mana memiliki keadaan hitung mundur karena pada pin DN diberi masukan berupa clock. ke empat keluaran Q0 sampai Q3 akan dihubungkan pada gerbang NOR 4 kaki. Gerbang NOR memiliki keluaran satu ketika semua input nya bernilai nol dan memiliki keluaran nol ketika salah satu input nya bernilai satu. Untuk melakukan count pin PL dan pin MR harus memliki inputan nol. kemudian kita dapat mengatur seberapa banyak kita akan melakukan hitung mundur misal dari 15 ke 0 atau dari 9 ke 0 dengan cara memberikan pin D0 sampai D3 masukan satu ( D0 LSB dan D3 MSB ) . Setelah itu beri masukan pin PL menjadi satu maka counter akan melakukan hitung mundur sesuai seberapa banyak kita beri  pin data masukan bernilai satu. Seven segmen akan menampilkan angka hasil dari hitungan mundur. Namun seven segment hanya dapat menampilkan angka 9 sampai 0 sehingga angka diatas 9 tidak dapat ditampilkan.

5. Link Download [Kembali]

1. HTML [disini]
2. File Simulasi [disini]
3. Video [disini]
4. Datasheet Gerbang  OR [disini]
5. Datasheet IC 74LS48  [disini]

 

Modul 4: Tugas Pendahuluan 1

 

Modul 4: Tugas Pendahuluan 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1. Kondisi [Kembali]

Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit serta beri diode sebelum led

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja [Kembali]

Pada percobaan kali ini ada 11 switch SPDT yang digunakan, dimana switch spdt 1-8 dihubungkan ke input S pada setiap JK Flip Flop, switch spdt ke 9 dihubungkan ke salah satu input gerbang AND , switch 10 dihubungkan ke input J dan input inverter yang akan dihubungkan ke input K pada inputan JK Flip Flop pertama hal ini betujuan untuk membuat input j dan K selalu berbeda, dan input J serta K pada JK Flip Flop selanjutnya terhubung ke output Q dan Q' pada JK flip flop sebelumnya, sedangkan switch SPDT terakhir dihubungkan ke input R Setiap JK Flip Flop. 

pada kondisi yang didapat input R pada setiap JK flip flop berlogika 0 sehingga Reset pada setiap JK Fllip Flop aktif, menyebabkan output q' berlogika 1 sehingga output Q berlogika 0 dan menjadikan LED tidak akan hidup.

Jika input R dimasukkan logika 1 sehingga reset tidak aktif, maka rangkaian akan menjadi shift register SISO, dimana untuk memasukkan nilai yang dimau dapat merubah input J pada JK flip flop pertama, dimana dapat dilakukan dengan merubah rubah logika pada switch spdt ke 10. lalu untuk outputnya dapat membuat input J berlogika 0 secara berulang beberapa kali.

5. Link Download [Kembali]

1. HTML [disini]
2. File Simulasi [disini]
3. Video [disini]
4. Datasheet JK Flip Flop [disini]

Modul 4 Praktikum Sistem Digital

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan

A. Tugas Pendahuluan 1
B. Tugas Pendahuluan 2
C. Laporan Akhir 1
D. Laporan Akhir 2

*Klik teks untuk menuju

Modul IV
Shift Register dan Seven Segment

1. Tujuan [Kembali]

1. Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.       

2. Merangkai dan Menguji aplikasi dari sebuah Counter

2. Alat dan Bahan [Kembali]

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 

4. Jumper

3. Dasar Teori [Kembali]

Shift Register

Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

1. Serial in serial out (SISO)  

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

 

Gambar 4.1 Serial In Serial Out

2. Serial in paralel out (SIPO)  

Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register.

 

Gambar 4.2 Serial In Paralel Out

3. Paralel In Serial Out (PISO)  

Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

 

Gambar 4.3 Paralel In Serial Out

 

4. Paralel In Paralel Out (PIPO)  

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak.  

  

Gambar 4.4 Paralel In Paralel Out

                              SEVEN SEGMEN

Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9,  juga bentuk huruf A sampai F (heksadesimal).

Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

 

Gambar 4.5 Rangkaian Seven Segment Common Katoda

Gambar 4.6 Rangkaian Seven Segment Common Anoda